ClariPhy 于OFCNFOEC 2009推出采用MLSE技術的10Gbps CDR

單芯片CMOS CDR為10G EDC開啟新的里程碑

         ClariPhy公司在OFC/NFOEC 2009上宣布推出帶有最大可能序列估計（MLSE）的10Gbps時鐘和數(shù)據(jù)恢復（CDR）集成電路（IC），型號為CL1012。

10Gbps CDR是一款全數(shù)字單芯片CMOS IC，其新功率和新性能將為光纖通訊網(wǎng)絡內部修復——電子色散補償（EDC）開啟一座新的里程碑。

這款CL1012 CDR采用65 nm CMOS工藝，以及10×10 mm2 flip chip BGA封裝，運行速率從9.9 到11.4 Gb/s，容忍±4,000 ps/nm的CD，差分群延遲為100 ps。CL1012主要應用包括300 pin MSA轉發(fā)器和XFP收發(fā)器。

MLSE又被稱為最大似然序列檢測，是理論上最優(yōu)的EDC架構之一，該理論通過評估一個接收數(shù)據(jù)的樣本序列，來判斷最有可能的發(fā)射序列。MLSE通常被用在低速通訊領域，如硬盤驅動和聲帶調制。

目前只有專門研制高速通信IC的無晶圓半導體設計公司ClariPhy將MLSE技術應用到10Gbps速率的CMOS芯片中，因此，在融合了CMOS的低成本和功率優(yōu)勢的同時，也獲得了最高性能。

　　 “受到帶寬需求加速增長的驅動，運營商將在牢牢控制成本的前提下，不得不從已鋪設光纖網(wǎng)絡中擠出更多的容量。”Ovum副總裁Daryl Inniss表示，MLSE被認為是一種極有價值的新興EDC技術，加上低功耗和低成本的優(yōu)勢，非常有潛力在電信領域大展身手。

(信息來源：光電新聞網(wǎng)）