英特爾演示116 GbpsPAM4收發(fā)器測試芯片

  ICC訊（編譯：Aiur） 根據(jù)英特爾近期的一篇博客，文章作者Steven Leibson介紹了英特爾公司的一款采用PAM4調(diào)制，以116 Gbps高速運行的長距離收發(fā)器測試芯片。這款收發(fā)器測試芯片搭載了英特爾10 nm制程技術(shù)，兼容CEI-112G-LR-PAM4規(guī)范定義的最高速率。測試芯片的116 Gbps運行速率展現(xiàn)了高速收發(fā)器設(shè)計對當(dāng)前100/200/400 GbE標(biāo)準(zhǔn)增加容限(margin)的作用，可以支持最新協(xié)議和前向糾錯(FEC)標(biāo)準(zhǔn)。

  該測試芯片試驗已經(jīng)上傳到Y(jié)outube視頻，視頻里介紹這款收發(fā)器芯片的發(fā)射機通過片上互聯(lián)和外部布線，將116 Gbps PRBS31碼數(shù)據(jù)傳輸?shù)酵瑐€芯片上的接收機，芯片上從BGA球到BGA球之間的總體插損大于35dB。在測試中，在116 Gbps速率運行時，收發(fā)器芯片的性能也超過CEI-112G-LR-PAM4規(guī)范的誤碼(BER)要求將近三個數(shù)量級。下圖是使用示波器（Keysight采樣示波器N1000A + N1060A）測量收發(fā)器芯片發(fā)射機在116 Gbps工作速率時的嵌入式PAM4眼圖。

收發(fā)器芯片的發(fā)射機以116 Gbps速率運行時的I/O嵌入測量PAM4眼圖

  用于這款芯片的高速、長距離，基于數(shù)字ADC和DAC的收發(fā)器架構(gòu)，以及經(jīng)過加固的100/200/400 GbE協(xié)議棧，將被整合到英特爾®Agilex?I系列FPGA產(chǎn)品組合中，該系列FPGA已針對高容量進行了優(yōu)化，針對云、企業(yè)和邊緣應(yīng)用等高速、帶寬密集型網(wǎng)絡(luò)。

  以下為116 Gbps PAM4收發(fā)器I/O 芯片演示視頻鏈接

  英特爾博客

  https://blogs.intel.com/psg/new-video-demonstrates-116-gbps-pam4-transceiver-test-chip-for-intel-agilex-i-series-fpgas/

  是德科技公眾號

  https://mp.weixin.qq.com/s/OAhIAxU9qXz7tuQ2gO5a4w