安捷倫利用9O納米CMOS工藝完成6.25Gbs SerDes核心驗(yàn)證

　安捷倫科技（Agilent Technologies）在90納米的CMOS制程技術(shù)中完成第三代SerDes的核心驗(yàn)證。

　這個(gè)核心具備了模塊式設(shè)計(jì)和低耗電量等特性，因此存儲(chǔ)與網(wǎng)絡(luò)設(shè)備制造商可以盡可能地在一顆ASIC芯片中嵌入許多SerDes信道（每個(gè)信道的操作速度最高可達(dá)6.25Gb/s）。

　安捷倫的ASIC解決方案是同時(shí)還提供深入的系統(tǒng)層級(jí)設(shè)計(jì)經(jīng)驗(yàn)、正常供貨的保證、以及對(duì)整個(gè)產(chǎn)品生命周期的支持。上述優(yōu)點(diǎn)加上齊備的IP組合，將有助于快速整合通訊、視頻、存儲(chǔ)及運(yùn)算等應(yīng)用所需的高品質(zhì)、高效能ASIC。

　在所執(zhí)行的測(cè)試中，嵌入的SerDes  ASIC在室溫、使用兩個(gè)接頭的情況下，信號(hào)透過(guò)FR4材料可以在不失真的情況下，傳送長(zhǎng)達(dá)76公分（30吋）的距離。90納米的SerDes核心符合以太網(wǎng)絡(luò)XAUI（Ethernet XAUI）規(guī)定，提供了：149.6 AC-Extest，可測(cè)試PCB上面兩個(gè)IC之間的交流耦合連接、LC式振蕩器有更佳的電源供應(yīng)器噪聲斥拒、決策回饋等化（Decision feedback equalization）、可利用BERT來(lái)測(cè)試芯片，以使信道達(dá)到最佳的狀態(tài)、自動(dòng)執(zhí)行接收器DEF調(diào)諧、<10-17的低誤碼率，以及內(nèi)建內(nèi)建100歐姆的差動(dòng)式終端等種種功能。

　安捷倫的嵌入式SerDes ASIC開(kāi)發(fā)模型，為整個(gè)產(chǎn)品生命周期提供了完善的支持。它在定義系統(tǒng)層級(jí)結(jié)構(gòu)的初期階段納入了測(cè)試能力，并可執(zhí)行內(nèi)電路制造測(cè)試、功能測(cè)試、系統(tǒng)設(shè)計(jì)與除錯(cuò)、以及現(xiàn)場(chǎng)診斷。透過(guò)這個(gè)模型，安捷倫將能協(xié)助設(shè)備制造商開(kāi)發(fā)出更可靠、輕巧、簡(jiǎn)單且經(jīng)濟(jì)的高頻寬網(wǎng)絡(luò)與存儲(chǔ)系統(tǒng)。

 ----------------光纖新聞網(wǎng)