關(guān)于DAC 那些你不知道的事

  寫在前面

  有源DAC在生成PAM-N信號方面有著不可替代的優(yōu)勢。在越來越多的應(yīng)用場景下，有源DAC已經(jīng)逐步取代了其他無源數(shù)模器件方案(如衰減器耦合)。不過，很多同學(xué)也有一些疑問，比如有源DAC與無源器件數(shù)模方案有什么區(qū)別、DAC對輸入信號有什么要求、能否產(chǎn)生預(yù)加重的PAM信號等等。對于以上問題，本文將為大家依次解答~

  有源DAC和無源器件數(shù)模方案的區(qū)別

  雖然通過使用無源器件也可以生成PAM-4信號。但是，與有源DAC相比，有源DAC有更多優(yōu)勢。這里僅列舉以下幾點(diǎn)：

  ● 輸出功率更大：

  有源DAC通常內(nèi)置放大，從而能提供更大的輸出信號幅度。而無源方案因?yàn)槠渥畹陀行槐仨毾鄳?yīng)地衰減(通常>6dB)，而無法實(shí)現(xiàn)。

  ● 不受反射影響：

  有源DAC可以有效隔離反射信號的干擾，并且內(nèi)置的鎖存器進(jìn)行采樣還原，從而整形得到更完美的信號質(zhì)量。而無源器件方案在所有方向都是透明的。這意味著，施加輸入端的信號，不僅會出現(xiàn)在輸出上，還會出現(xiàn)在其他的輸入端。這會對輸出信號質(zhì)量產(chǎn)生影響。并且多次反射會相應(yīng)地影響整個(gè)輸出信號的質(zhì)量(由于驅(qū)動(dòng)源的輸出反射系數(shù)(S22)不夠理想)。一般通過在碼型發(fā)生器的兩個(gè)輸出端同時(shí)接入衰減器，可以將這種影響弱化，但這又同時(shí)降低了輸出電壓。

  ● 寬松的延時(shí)精度要求：

  DAC對不同路輸入信號的延時(shí)只需保證在一定范圍內(nèi)，即可產(chǎn)生完美輸出信號，不需要嚴(yán)格匹配。而無源器件方案的輸入端必須非常好地對齊，否則微小時(shí)延也會使輸出信號失真。這對輸入信號有精準(zhǔn)時(shí)延控制的要求，甚至需要外部添加高精度延遲線，使用非常不方便。

  ● 離待測件更近：

  DAC可以如Remote Head一般，放置在非常靠近DUT的位置。延長電纜可以放在碼型發(fā)生器和DAC之間。這些線纜引入的信號損傷不會影響DAC的輸出。DAC還可以提供重新采樣并整形，即使進(jìn)行物理移動(dòng)的同時(shí)也不會影響信號質(zhì)量。而其他方案必須放置在非?？拷a型發(fā)生器輸出的位置。這意味著，即使信號源提供了良好PAM-4信號，該信號也很可能需經(jīng)過很長線纜才能傳輸?shù)酱郎y件。這將導(dǎo)致高速多電平信號的失真。

  ● 附加電平較少：

  SHF DAC至少具有3bit有效位，最新的DAC產(chǎn)品最高可以實(shí)現(xiàn)8bit有效位。其不僅僅可以輸出常見的PAM-4信號，還有各種幅度不等的PAM信號，如PAM-5 / 8/16 /../ 64，多樣的預(yù)加重的PAM信號等。而其他方案并不能實(shí)現(xiàn)。

  2 DAC對輸入信號的要求

  SHF DAC需要輸入二進(jìn)制數(shù)據(jù)信號和與數(shù)據(jù)同頻的時(shí)鐘信號。

  所謂“同頻”時(shí)鐘，意思是時(shí)鐘速度(以Hz為單位)必須與輸入數(shù)據(jù)的速度(以bps為單位)相同。例如，想要產(chǎn)生60GBaud的8電平信號，就必須要有一個(gè)60 GHz時(shí)鐘，再加上三個(gè)60 Gbps二進(jìn)制數(shù)據(jù)信號輸入到DAC。

  對于正確的操作，所有輸入必須(a)相位對齊，對于某些應(yīng)用，甚至(b)bit位也要對齊。 下圖顯示了一種完美的對齊方式。

  ● 相位對準(zhǔn)

  所有SHF DAC都可以對輸入信號重新采樣并對其進(jìn)行整形，其在輸入信號失真和延時(shí)方面恢復(fù)及處理的能力非常強(qiáng)大，并且對輸入信號質(zhì)量要求不高，即使相位對準(zhǔn)不如上圖那樣完美，也始終可以接收到一個(gè)完美的PAM信號。DAC可以很簡單地得到每一個(gè)輸入信號的相位對準(zhǔn)，只需要用戶進(jìn)入軟件控制界面即可控制進(jìn)入DAC的相位，輕松解決時(shí)延困擾。

  ●Bit對準(zhǔn)

  如果滿足以上相位對準(zhǔn)要求，則可以簡單產(chǎn)生形狀完美的PAM信號。

  但對于其他特殊應(yīng)用，例如作為任意波形發(fā)生器(AWG)，不僅必須考慮相位對準(zhǔn)，而且還要考慮邏輯位對齊。下圖顯示了輸入D2的位對齊方式是不正確的，應(yīng)將其移位-1Bit。

  在使用誤差分析儀或示波器的時(shí)候，通常可以直接找出位流是否按位對齊。此外，對于SHF 12105A BPG，它可以完全控制位對齊?？稍谲浖凶詣?dòng)設(shè)置完成完美的Bit對準(zhǔn)。

  3 DAC可以生成帶預(yù)加重的PAM-4信號

  我們可以從下面這個(gè)簡單的示意圖看到，如何使用一個(gè)4位的DAC完成此操作。

  如果SHF BPG配置了四路數(shù)據(jù)輸出，則只需在軟件中單擊幾下設(shè)置，而不需要其他硬件,就可以實(shí)現(xiàn)帶預(yù)加重功能的PAM4眼圖。

  如果SHF BPG僅配置了兩路數(shù)據(jù)輸出，則可用兩路數(shù)據(jù)輸出的data+分別給到D3,D2, 將data-分別通過延時(shí)線將數(shù)據(jù)延時(shí)1bit后給到D0和D1。

  預(yù)加重是一個(gè)非常強(qiáng)大的功能。下面是30 GBaud PAM-4信號在2.5米SMA電纜傳輸時(shí)，預(yù)加重效果的結(jié)果案例。

  如果沒有預(yù)加重，一個(gè)完美的信號經(jīng)過傳輸線后，惡化的眼圖已經(jīng)沒辦法睜開。有預(yù)加重后的信號，在經(jīng)過傳輸線后，信號依舊比較完美。

  4 DAC在邏輯上是怎么工作的

  數(shù)模轉(zhuǎn)換器(DAC)是將數(shù)字信號轉(zhuǎn)換為模擬信號的設(shè)備。它采用二進(jìn)制輸入位，對每個(gè)二進(jìn)制位設(shè)定權(quán)重并將其相加。由于芯片設(shè)計(jì)上最新的3R再生功能(重新采樣，重新整形、重新放大)，DAC作用更加強(qiáng)大。舉個(gè)例子，3bit DAC如下圖，先標(biāo)準(zhǔn)化某個(gè)電壓電平，然后通過添加其它電平來實(shí)現(xiàn)不同幅度輸出，最后完成對稱設(shè)置(即在輸出電平之間具有相同的幅度間隔)

  這個(gè)方案對于各類bit DAC 均適用。例如6bit DAC，對于6位DAC，其輸出電平為2^6=64。使用的bit越多，輸出的電平就越多(同時(shí)也意味著分辨率越高)。

  5 如何使用更少bit的SHF DAC

  SHF DAC的bit位數(shù)由輸入通道決定，例如，如果想生成PAM-4信號，僅需要兩個(gè)輸入信號輸入DAC即可。當(dāng)僅有一個(gè)輸入位輸入時(shí)，DAC將作為二進(jìn)制D型觸發(fā)器來使用。建議使用DAC的最高有效位，此時(shí)DAC的輸出幅度最大，信噪比最優(yōu)。

  6 DAC可以實(shí)驗(yàn)非對稱眼圖輸出

  對于一個(gè)3位DAC，輸出電壓Uout與輸入數(shù)據(jù)D1，D2和D3之間的關(guān)系計(jì)算如下：

  Uout=D0 · a0 + D1 · a1 + D2 · a2

  DAC的輸出幅度是由輸入的D1、D2和D3電壓權(quán)重累加的，如下圖所示：

  堆區(qū)每個(gè)單獨(dú)輸入位的幅度權(quán)重可通過GUI中的相應(yīng)滑塊進(jìn)行調(diào)整。電壓權(quán)重值最小值是最大值的一半。

  對于一個(gè)bit DAC(即輸出PAM4信號)，輸出電壓Uout與輸入數(shù)據(jù)D1和D2之間的關(guān)系如下：

  Uout=D1 · a1 + D2 · a2

  如果將a1和a2減小相同的系數(shù)，則總振幅將減小。當(dāng)把所有貢獻(xiàn)設(shè)置為最小時(shí)，輸出功率將降低6dB。

  如果減小a1(或增大a2)，則PAM4眼圖對稱性會改變。這樣就可以得到非對稱PAM4眼圖。