DARPA PIPES項目展示光學互連成果，光信號接口代替了傳統(tǒng)電子I/O，實現(xiàn)傳輸距離和效率的大幅提升

  在美國國防高級研究計劃局(DARPA)“面向極端可擴展性的封裝光子”(PIPES)項目的支持下，英特爾和Ayar Labs公司的研究人員展示了在使用光改善芯片互聯(lián)性方面的初步進展。

  通過光纖傳輸信號支撐了今天互聯(lián)網的發(fā)展，光收發(fā)器在數(shù)據(jù)中心也無處不在，但數(shù)字系統(tǒng)仍然依靠電子在金屬線上的移動來推動板上集成電路(IC)之間的數(shù)據(jù)。芯片封裝的電信號傳輸?shù)木窒拚絹碓较拗普w帶寬和信號傳輸效率，從而影響了先進系統(tǒng)的性能。

  PIPES項目正在探索擴大光學組件使用范圍的方法，以解決這些限制問題，并使數(shù)字微電子器件達到新的性能水平。該項目的主要目標是開發(fā)具有光子接口的先進集成電路，能夠在每個封裝中以低于1pJ/bit的功耗驅動大于>100Tbps的輸入/輸出(I/O)。

  2019年11月，Ayar Labs因獲得DARPA PIPES項目經費支持而被選為英特爾的光I/O解決方案合作伙伴。Ayar使用硅制造技術來開發(fā)高速的、基于光學的互連“小芯片”，并使用光來替代傳統(tǒng)的通信電子產品，將互連帶寬密度提高1000倍，功耗降低10倍。

  為了完成演示，英特爾和Ayar Labs的研究人員采用了DARPA另外兩個項目所取得的技術進步，一是光優(yōu)化嵌入式微處理器(POEM)二是通用異構集成和IP重用策略(CHIPS)。

  DARPA POEM項目。項目尋求開發(fā)可集成在嵌入式微處理器中的光子技術，以實現(xiàn)微處理器與動態(tài)隨機存儲器(DRAM)內部和之間的無縫、高效、高容量通信。Ayar Labs在POEM項目下的工作實現(xiàn)了第一個TeraPHY光學I/O小芯片。

  DARPA CHIPS項目。研究人員還利用了DARPA CHIPS項目下英特爾開發(fā)的低功耗信號標準和小芯片封裝工藝。為了幫助應對設計成本的快速增加和提高系統(tǒng)靈活性，CHIPS項目目標是開發(fā)一個離散的模塊化、可重復使用的IP塊生態(tài)系統(tǒng)，可以使用各種集成技術將其組裝到系統(tǒng)中。該項工作的關鍵是建立通用接口標準，英特爾為此研發(fā)了高級接口總線(AIB)。AIB是一個公開可用的開放接口標準，使該項目下工作的Intel和其他芯片IP供應商可以輕松構建可相互操作的小芯片。PIPES團隊使用AIB接口標準來集成MCM和封裝內光學器件。

  在PIPES項目的第一階段，Ayar的TeraPHY小芯片與采用AIB接口和Intel EMIB硅橋封裝的Intel FPGA共同封裝，成功地用高效的光信號接口取代了先進現(xiàn)場可編程門陣列(FPGA)的傳統(tǒng)電輸入/輸出(I/O)——電串行器/解串器(SERDES)小芯片。這些SERDES小芯片可在需要快速數(shù)據(jù)移動時補償有限的I/O，從而實現(xiàn)高速通信和其他功能。

  用于演示的共封裝TeraPHY小芯片采用GlobalFoundries 45nm工藝制造，能夠支持每秒2 Terabits(Tbps)的I/O帶寬，功耗只是電I/O的一小部分。團隊還利用英特爾先進的封裝和互連技術，將TeraPHY和英特爾FPGA內核集成在一個封裝中，創(chuàng)建了帶有封裝內光學器件的多芯片模塊(MCM)。集成的解決方案通過帶有直接來自FPGA的單模光纖實現(xiàn)高速數(shù)據(jù)鏈路，大大提高了互連范圍、效率和延遲。

  DARPA PIPES項目負責人Gordon Keeler博士說：“該初期成果展示了朝著實現(xiàn)可利用光信號優(yōu)勢的強大系統(tǒng)邁出了一大步。帶有光接口的FPGA將產生廣泛的影響，改善高性能計算、人工智能、大規(guī)模仿真和先進雷達等與國防部相關的能力。通過這次演示，英特爾團隊朝著我們的目標邁出了堅實的一步?！?

  隨著PIPES的進展，英特爾團隊將繼續(xù)提高集成技術的性能。在該項目的下一階段，PIPES研究人員都將聚焦使總信號速率達到100Tbps甚至更高，使各種光子學技術日趨成熟，并滿足對效率、延遲和帶寬密度的苛刻要求。